I. 회로 구조 변경 가능, PLD 가. PLD(Programmable Logic Device)의 개념 ASIC과 달리 제조 후 사용자가 내부 논리회로의 구조를 변경할…

I. Hardware 설계의 핵심 요소, VHDL의 개념 알고리즘 레벨에서 게이트 레벨까지 디지털 시스템 모델링 시 사용하는 하드웨어 기술 언어 VHDL(VHSIC…

I. 게이트 지연현상, 논리회로 해저드 가. 논리회로 해저드의 개념 조합회로의 입력 변화 시, 입력에서 출력까지 다른 경로가 다른 전파지연을 가져,…

I. 논리식의 간략화, 카르노맵 가. 카르노맵 (Karnaugh map)의 개념 복잡한 논리식을 최소의 논리회로로 구성하기 위해 간단한 부울 함수로 표현하는 진리표…

I. Oxide 저항 변화 메모리, ReRAM 비휘발성 데이터 저장 위해 금속산화물의 전기적신호에 따른 저항치 변화 기반 차세대 메모리 소자 메모리…

I. 동기식 카운터 설계 위한, D 플립플롭 가. D 플립플롭의 개념 개념도 진리표 개념 하나의 입력 단자만 가지며, 입력된 값과…

I. 1비트 기억소자, 플립플롭 가. 플립플롭 (Flip-Flop)의 개념 두 개의 안정된(bi-stable) 상태 중 하나를 가지는 클럭 펄스기반 순차논리회로 1비트 기억소자…

I. 메모리 기능 회로, 순차논리회로 가. 순차논리회로의 개념 현재의 입력과 이전 출력 상태에 의해 출력이 결정되며, 다음상태에 영향을 주는 논리회로…

I. 다수 입력을 조합하는 회로, 조합논리회로 가. 조합논리회로의 개념 입력에 따라 출력이 항상 동일하게 결정되도록 논리곱/합/부정 회로를 조합하여 구성한 논리회로…

I. Gate 출력 연결, 팬-아웃(Fan-out) 가. 팬-아웃의 개념 1개의 회로나 장치 출력 단자에 접속하여 신호를 추출할 수 있는 최대 허용…