HW, SW 안전 설계와 안전 메카니즘

I. HW, SW 관점의 안전 설계

가. 안전 설계의 개념과 프로세스

개념	프로세스
하드웨어 또는 소프트웨어에서 발생할 수 있는 위험원 리스크를 분석(HARA)하여, 안전 무결성 기준(SIL)을 결정하고, 이에 따른 안전 요구사항을 정의하는 작업

• 위험원 리스크 분석(HARA): 위험 분석(Hazard Analysis, 위험을 식별) + 리스크 평가(Risk Assessment, 식별된 위험을 평가)

나.  HW, SW 안전 설계를 위한 안전성 분석 기법

구분	기법	기법 설명
연역적 분석 측면	FTA	– 예상되는 사고의 원인을 추론 – Tree 구조, 논리 게이트(AND, OR), 최소 컷셋/패스셋
귀납적 분석 측면	FMEA	– FM(Failure Mode) 추출 – 심각도, 발생 빈도, 통제 가능성을 정량화
	HAZOP	– 정상에서 벗어난 일탈 상황의 원인을 분석 – 이탈 = 공정변수 x 가이드워드
	ETA	– 초기 사건부터 발생 사건 순서 및 상관 관계 파악 – 확률적 리스크 평가, 도식적 모델

• 최근 전자장비는 소프트웨어의 비중이 높아지고, 시스템이 복잡해짐에 따라 FTA, FMEA 등의 전통적 위험분석 방법으로는 분석이 어려워 STAMP, STPA 등이 개발되어 분석에 적용

 

II. HW, SW 관점의 안전 메커니즘

가. HW, SW 관점의 안전 메커니즘의 개념

개념	구현 절차
결함(Faults) 검출, 고장(Failure) 제어를 통해 기능 안전(Functional Safety) 요구를 구현하는 H/W, S/W 기법

• 기능 안전 요구를 H/W, S/W에 따라 할당하고 사전에 수립한 만족 기준에 따라 구현 결과 검증

나. HW, SW 관점의 안전 메커니즘 기법

구분	안전 메커니즘	메커니즘 설명
H/W 관점	WDT(Watchdog Timer)	– Kick/Reset 신호를 이용한 감시 타이머
	TMR(Triple Modular Redundancy)	– 동일한 3개 모듈 중 1개 모듈 오류 시 나머지 2개 vote에 의해 다수결 결정
	Self Purging Redundancy	– N개의 HW에서 출력 결과가 다른 HW의 계산과정 배제
S/W 관점	Parity Check	– 2진 Data 중 “1”의 개수를 홀수/짝수로 규정, 결함 감지
	순환 중복 검사(CRC)	– Divisor 기반 CRC값을 데이터에 붙여 비교, 에러 발견
	Check Point	– SW 수행 중 검사 시점을 설정하여 오류가 발견되면 발생 이전의 검사 시점으로 돌아가서 재수행

• 상기 안전 메카니즘 기법 외 RAID, Hamming Code 등 결함 허용 시스템(FTS)과 고가용성(HA)을 이용한 다양한 기법을 통해 기능 안전성 구현 가능

 

III. 산업 별 기능 안전 표준화 동향

• ICT 산업이 다양한 산업에 융합되며 인간에 대한 상해 위험을 사전에 제거하도록 IEC 61508 기반 각 산업 별로 구체화

 

[참고]

• 한국정보통신기술협회(TTA), “STPA를 활용한 위험분석 가이드”, 2018.12