[카테고리:] CA/운영체제

I. 시냅스를 모방한 저전력 컴퓨팅, 뉴로모픽칩 가. 뉴로모픽칩의 개념 인간 뇌의 뉴런-시냅스 구조를 모방하여 연산, 저장, 통신 기능을 융합한 다수의 저전력 코어 기반 칩 나. 뉴로모픽칩의 목적 연산, 저장, 통신 기능 융합 – 폰-노이만 구조의 CPU-메모리 방식 탈피하여 연산/저장/통신 기능 융합 뉴런 기반 인공지능 연산 – 인간 뇌의 뉴런을 모방하여 출력 데이터를 입력으로 받아 딥러닝

I. JVM 메모리 정리기능, Garbage Collection의 개요 가. GC(Garbage Collection)의 정의 JAVA 어플리케이션이 사용하지 않는 메모리를 자동으로 수거하는 JVM 메모리 할당 해제 기능 나. 메모리 정리 관련 JAVA와 C 언어의 차이 JAVA C – JVM의 Garbage Collection 자동 수행 – 자동 메모리 정리 heap영역 확보 – free() 로 수동 해제 필요 – 메모리 미해제 시

I. 비정형 데이터 저장 기반, 오브젝트 스토리지 가. 오브젝트 스토리지의 개념 데이터에 식별자를 부여하여 컨테이너에 저장, 필요 시 식별자로 호출하여 비정형 데이터 처리에 우수한 저장장치 나. 오브젝트 스토리지의 특징 메타데이터 – 식별자 기반 오브젝트 단위 서비스 중복 최소화 – 단일 오브젝트를 여러 사용자가 공유 컨텐츠 수명 – 컨텐츠 수명(보유 기간) 주기 지정 가능   II.

I. 원본 데이터 복구 기법, 이레이저 코딩 개념 사용 코드 데이터 손실 시 인코딩된 데이터의 디코딩 과정을 통해 원본 데이터를 복구하는 스토리지 데이터 복구 기법 – Reed-Solomon Code – Tahoe-LAFS – Weaver Code   II. 이레이저 코딩 절차도 및 세부 과정 가. 이레이저 코딩 절차도 Data→n개→k개→n+k개→(손실)→n개 나. 이레이저 코딩 절차 별 상세 과정 # 과정

I. 스토리지 비용/성능 최정화, 스토리지 티어링 가. 스토리지 티어링(Storage Tiering)의 개념 데이터 활용도에 따라 고성능 디스크와 저성능 디스크에 구분하여 저장하여 관리하는 스토리지 기술 나. 스토리지 티어링 부각 배경 비용 절감 – 급증하는 데이터 저장 비용 절감 관리 효율성 – 고비용/저비용 스토리지 효율적 관리 성능 확보 – 미션 크리티컬 데이터 성능 확보   II. 스토리지 티어링

I. 고속 데이터 처리 스토리지, 네트워크 스토리지 가. 네트워크 스토리지의 개념 원격으로 대용량, 고속 데이터 처리를 위해 네트워크를 통해 디스크에 접근할 수 있는 저장장치 나. 네트워크 스토리지의 필요성 데이터의 폭발적 증가 – 메신저, SNS, 스마트폰 등 데이터의 폭발적 증가 및 대규모 처리 필요 고속 데이터 처리 필요 – 네트워크 및 시스템 처리 속도 증가로 빠른 데이터 I/O

I. 반도체 제조공정 기반 초소형 기계, MEMS 가. MEMS(Micro Electro-Mechanical System)의 개념 반도체 공정기술 기반 ㎛ 혹은 ㎜ 크기의 미세 가공을 통해 제작하는 초소형 정밀기계 혹은 제작기술 나. MEMS 가공 기술 표면 미세 가공 기술 – 희생층을 식각으로 제거하여 기판 위에 기계적으로 동작하는 구조 제작 기술 몸체 미세 가공 기술 – 반응성 이온 식각법 등으로

I. 유한 오토마타의 개요 가. 유한 오토마타의 정의 컴퓨터 프로그램과 전자회로 설계 시 사용하는 이산적 입력과 출력을 가지는 시스템 모형 나. 유한 오토마타의 특징 단일 상태 – 한 번에 하나의 상태만 가지는 모형 전이 – 사건에 의해 다른 상태로 변화하는 성질 상태 – 전이를 시작하기 위해 대기하는 행동적 노드   II. 유한 오토마타의 유형 가.

I. 논리 소자 간 배선 연결, FPGA 가. FPGA의 개념 논리소자 간 배선을 프로그래밍하여 다양한 로직 구성을 가능하게 하는 반도체 소자 나. FPGA의 특징 SRAM 방식 – 모든 로직 블록에 배선을 연결할 수 있어 다양한 구조의 회로 구성 가능 휘발성 배선 정보 – 배선 정보가 외부에 있는 플래시 메모리에 저장되어 있어 기동 시 SRAM에 다운로드  

I. 복합 프로그래머블 논리 소자, CPLD 가. CPLD의 개념 내부에 논리 블록(PLD)과 이를 서로 연결해 주는 스위치 행렬이 내장된 반도체 소자 나. CPLD의 특징 중앙 스위치 방식 – 양쪽 블록 사이에 스위치가 위치한 형태로 양쪽 블록을 배선 연결하여 로직 구성 PAL 방식 구조 – 일부 AND, OR gate가 고정되어 데이터에 따라 배선이 되는 구조   II. CPLD