I. 회로 구조 변경 가능, PLD 가. PLD(Programmable Logic Device)의 개념 ASIC과 달리 제조 후 사용자가 내부 논리회로의 구조를 변경할 수 있는 집적회로 나. PLD의 장점 Total Cost 절감 – 컨트롤블록 조립, 수리/개발 비용 절감 Time To Market – 생산 시간 획기적 단축, 시장대응 확보 Risk 감소 – 생산 완료 직전까지 수정 가능 부품 절감
I. Hardware 설계의 핵심 요소, VHDL의 개념 알고리즘 레벨에서 게이트 레벨까지 디지털 시스템 모델링 시 사용하는 하드웨어 기술 언어 VHDL(VHSIC Hardware Description Language) II. VHDL 구성도 및 구성요소 가. VHDL 구성도 나. VHDL 구성요소 구분 구성요소 설명 디자인 유닛 Entity 선언 – 설계하려는 시스템의 외적 연결 아키텍처 바디 – 설계하려는 시스템 내부 동작 정의
I. 게이트 지연현상, 논리회로 해저드 가. 논리회로 해저드의 개념 조합회로의 입력 변화 시, 입력에서 출력까지 다른 경로가 다른 전파지연을 가져, 일어나는 스위치 과도 현상 나. 게이트 지연과 타이밍도 게이트 통과 시 출력이 바로 바뀌지 않고 전파지연 발생 II. 조합논리회로의 해저드 가. 해저드의 유형 유형 개념도 설명 정적 1-해저드 – 회로 출력이 상수 1 유지
I. 논리식의 간략화, 카르노맵 가. 카르노맵 (Karnaugh map)의 개념 복잡한 논리식을 최소의 논리회로로 구성하기 위해 간단한 부울 함수로 표현하는 진리표 나. 카르노맵의 간략화 조건 ① 개로 그룹을 지어 묶음 ② 바로 이웃해 있는 항끼리 묶음 ③ 직사각형, 정사각형의 형태로 묶음 ④ 중복하여 묶어도 되며, 끝 항 끼리 연결 가능 II. 카르노맵 간략화 기법 기법
I. Oxide 저항 변화 메모리, ReRAM 비휘발성 데이터 저장 위해 금속산화물의 전기적신호에 따른 저항치 변화 기반 차세대 메모리 소자 메모리 중심컴퓨팅 위한 고집적, 저전력, 비휘발성, 고속동작 II. ReRAM 원리/구성요소 및 메커니즘 유형 가. ReRAM의 원리 / 구성요소 ① 고저항(OFF) ② 저항치 감소 ③ 저저항(ON) ④ 저항치 상승 – Active Region – Bit line –
I. 동기식 카운터 설계 위한, D 플립플롭 가. D 플립플롭의 개념 개념도 진리표 개념 하나의 입력 단자만 가지며, 입력된 값과 동일한 값을 출력하는 순차논리회로 클럭이 ‘0’일 때, 입력 D값에 관계없이 불변, 클럭이 ‘1’이 되면 D값에 의해 출력값 변환 나. 동기식 카운터 설명 정의 모든 플립플롭이 같은 클럭 펄스를 받아 동기 되어 상태가 변하는 카운터 회로
I. 1비트 기억소자, 플립플롭 가. 플립플롭 (Flip-Flop)의 개념 두 개의 안정된(bi-stable) 상태 중 하나를 가지는 클럭 펄스기반 순차논리회로 1비트 기억소자 나. 플립플롭과 래치의 차이점 비교 플립플롭 래치 – 클럭 펄스 기반 출력값 결정 순차논리회로 기억소자 – 클럭 펄스가 입력되지 않는 순수 순차논리회로 기억소자 II. 플립플롭의 대표 구성도 및 메커니즘 가. 플립플롭의 회로도 및 논리기호 (SR
I. 메모리 기능 회로, 순차논리회로 가. 순차논리회로의 개념 현재의 입력과 이전 출력 상태에 의해 출력이 결정되며, 다음상태에 영향을 주는 논리회로 나. 순차논리회로의 특징 메모리 기능: 이전 출력 상태를 현재 입력 시 사용 클럭 관계: 함께 입력되는 클럭에 의해 동작하는 동기식 순차회로와 클럭과 관계없는 비동기식 순차회로 II. 순차논리회로의 구성도 및 구성요소 가. 순차논리회로의 구성도 나. 순차논리회로의
I. 다수 입력을 조합하는 회로, 조합논리회로 가. 조합논리회로의 개념 입력에 따라 출력이 항상 동일하게 결정되도록 논리곱/합/부정 회로를 조합하여 구성한 논리회로 나. 조합논리회로의 특징 해당 시점의 입력 값에 의해서만 출력이 결정 내부 기억능력(메모리) 기능을 갖지 않음 II. 조합논리회로의 구성도 및 구성요소 가. 조합논리회로의 구성도 나. 조합논리회로의 구성요소 구분 구성요소 설명 기본 회로 – 논리 합
I. Gate 출력 연결, 팬-아웃(Fan-out) 가. 팬-아웃의 개념 1개의 회로나 장치 출력 단자에 접속하여 신호를 추출할 수 있는 최대 허용 출력 수 나. 팬-아웃의 특징 입력신호 제한 – TTL이나 CMOS 등 논리 소자는 1개 출력 신호에 접속가능 입력 수 제한 고속 회로 구성 – 팬 아웃이 많을수록 고속회로 구성 쉽고 안정성이 높음, 단 소자, 비용 소요