I. HW, SW 관점의 안전 설계 가. 안전 설계의 개념과 프로세스 개념 프로세스 하드웨어 또는 소프트웨어에서 발생할 수 있는 위험원 리스크를 분석(HARA)하여, 안전 무결성 기준(SIL)을 결정하고, 이에 따른 안전 요구사항을 정의하는 작업 위험원 리스크 분석(HARA): 위험 분석(Hazard Analysis, 위험을 식별) + 리스크 평가(Risk Assessment, 식별된 위험을 평가) 나. HW, SW 안전 설계를 위한 안전성 분석
I. 결함허용시스템 (FTS, Fault Tolerant System)의 개념 하드웨어나 소프트웨어의 결함, 오동작, 오류 등이 발생하더라도 규정된 기능을 지속적으로 수행할 수 있는 시스템 II. 결함허용시스템의 주요 단계 및 실현 기술 가. 결함허용시스템의 주요 단계 주요 단계 기법 상세 설명 결함 감지 (Fault Detection) Ping/Echo, Heartbeat, Exception 처리 시스템 내 Fault 발생 시 해당 모듈은 Fault 상태로
I. 고신뢰성 시스템을 위한, 워치독 타이머 가. 워치독 타이머의 개념 비정상, 무한루프 등에 빠진 경우 시스템 통제가 불가능한 상황에서 자동으로 시스템을 리셋하는 하드웨어 기능 타임아웃이 되기 전 S/W 명령으로 그 값을 clear 시켜주지 않으면 MCU를 reset시켜 시스템을 정상적으로 동작하고 있는지 감시하고 지속적인 오동작을 방지 신뢰성 향상 기술 나. 워치독 타이머의 필요성 제어 실패 방지 매커니즘
I. 다수결 안전장치, TMR 가. TMR(Triple Modular Redundancy)의 정의 동일한 3개 모듈 중 하나의 모듈 오류 시 나머지 2개 vote에 의해 결정하는 결함허용시스템 나. TMR의 특징 특징 설명 안전 무결성 – 삼중화 기법으로 운영의 연속성 제공 높은 가용성 – 시스템 작동 동안 고장 모듈 교체 가능 다른 벤더 제품 – 3개 모듈 서로 다른 벤더