[카테고리:] CA/운영체제

I. 다수결 안전장치, TMR 가. TMR(Triple Modular Redundancy)의 정의 동일한 3개 모듈 중 하나의 모듈 오류 시 나머지 2개 vote에 의해 결정하는 결함허용시스템 나. TMR의 특징 특징 설명 안전 무결성 – 삼중화 기법으로 운영의 연속성 제공 높은 가용성 – 시스템 작동 동안 고장 모듈 교체 가능 다른 벤더 제품 – 3개 모듈 서로 다른 벤더

I. 디스크 고가용성, RAID(Redundant Array of Independent Disks) 여러 개의 하드 디스크에 데이터를 나누어 저장하여 하나의 디스크처럼 사용하는 디스크 고가용성 기술   II. RAID 유형I (표준 레이드 레벨) 가. RAID-0 (블록 레벨 스트라이핑) 항목 설명 개념 블록 저장 시 각 블록을 다른 디스크에 나누어 저장하는 방식, 최소 2개 – 가용용량: D – 고장허용: 0 ※

I. 소형기기 최적화 임베디드 운영체제, IoT 운영체제 IoT 장치의 하드웨어와 소프트웨어를 효과적으로 관리하기 위해 IoT 장치에 최적화된 운영체제   II. 스마트더스트 프로젝트, TinyOS 가. TinyOS 개념/특징 개념 특징 스마트더스트 프로젝트 사용 위해 제작한 컴포넌트기반 임베디드 장치용 소형 운영체제 – Event-Driven (인터럽트 기반) – 초소형(4KB OS코드, 256B MEM) – 단일 어플리케이션으로 구성 – 전용언어(nesC), FIFO 스케줄러 나. TinyOS 구조/구성요소

I. 가상메모리 페이징 속도향상, TLB 가. TLB(Translation Look-aside Buffer)의 정의 자주 참조되는 가상 메모리 주소를 실제 메모리 주소로 매핑 시 성능 개선 위해 MMU에서 사용하는 고속 캐시 나. TLB의 특징 특징 설명 변환 결과 테이블 – 매번 주소를 변환하는 대신 변환 결과를 테이블에 저장하여 사용 특수 고속 캐시 – 페이지 테이블 항목에 대한 특수 고속 캐시

I. Cache와 Main Memory 일관성 유지 기법, Cache Clean, Flush 가. Cache Clean, Flush 개념 Cache Clean Cache line의 data를 Memory에 update 하는 data 일관성 기법 Cache Flush Cache line의 data를 0으로 변경하여 초기화하는 Cache line 초기화 기법 – Cache write through 방식 사용 시 필요치 않으나, write back 방식 사용 시 Clean, Flush 필요 나. Cache의

I. Write-Back/Through, 캐시메모리 쓰기 정책 구분 Write Through Write Back 구성도 개념 쓰기 동작 시 캐시와 주 기억장치 동시 쓰기 캐시에만 쓰고 데이터 swap-out 시 주 기억장치에 복사 장점 – 구조 단순 – 캐시-기억장치 일관성 – 기억장치 쓰기 동작 횟수 최소화, 시간 단축 단점 – 버스 트래픽 증가 – 쓰기 시간 증가 – 캐시-기억장치 일관성

I. Write-back 방식의 캐시 일관성 프로토콜, MESI 가. MESI의 개념 멀티 프로세서 환경에서 Write-back 쓰기 방식의 캐시 저장 시 캐시의 4가지 상태를 정의하는 일관성 유지 프로토콜 나. MESI의 4가지 상태 상태 용어 설명 수정 상태 M (Modified) – 캐시 내 라인이 수정(주기억장치와 다름)되었으며, 해당 라인은 캐시에만 존재 배타 상태 E (Exclusive) – 캐시 내 라인이 주기억장치 내용과 동일하며,

I. Cache Hit Ratio 향상 위한, 캐시 메모리 사상 기법 개념도 개념 – 캐시 인출 실패 시 캐시와 메모리 데이터 Swap하여 필요 정보를 캐시에 저장시키는 기법 유형 – 직접 사상: 메모리 블록들이 지정된 캐시 라인 적재 – 연관 사상: 메모리 블록이 어떤 캐시 라인으로도 적재 – 집합 연관 사상: 직접 사상과 연관 사상의 조합 –

I. 캐시 메모리 일관성 문제점 가. 캐시 메모리 일관성(Coherence) 문제 다중 프로세스 환경에서 데이터가 여러 캐시에 복사되어 있어 캐시 간 데이터 불일치 현상 발생 나. 캐시 데이터 불일치 원인 ①   변경 가능 데이터 공유 ② 입출력 동작 ③ 멀티 프로세서환경   II. 캐시 일관성(Cache Coherence) 유지기법 가. S/W 측면의 캐시 일관성 유지기법 기법 설명 공유

I. CISC, RISC, EISC, EPIC 비교 항목 CISC RISC EISC EPIC 명령어 구조 가변 길이 복합 명령어 32bit 고정 명령어 구조 16bit 고정 16bit씩 확장 5bit템플릿 3 x 41bit명령 회로 구성 복잡 단순 단순 단순 제어 방식 마이크로프로그램 하드와이어드 마이크로프로그램 마이크로프로그램 메모리 밀도 높은 메모리 밀도 (효율적) 낮은 메모리 밀도 (비효율) 높은 메모리 밀도 (효율적) 높은